BAB 6 Sistem Digital

 BAB 6

Flip Flop

A. PENGERTIAN FLIP-FLOP 

    Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan Multivibrator Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu (trigger).

    Flip-flop Elektronik yang pertama kali ditemukan oleh dua orang ahli fisika Inggris William Eccles and F. W. Jordan pada tahun 1918 ini merupakan dasar dari penyimpan data memory pada komputer maupun smartphone.

    Rangkaian yang memiliki dua keadaan stabil diperlakukan sebagai flip flop. Status stabil ini digunakan untuk menyimpan data biner yang dapat diubah dengan menerapkan input yang bervariasi. Sandal jepit adalah blok bangunan fundamental dari sistem digital. Flip flop dan latch adalah contoh elemen penyimpanan data. Dalam rangkaian logika sekuensial, flip flop adalah elemen penyimpanan dasar.

B. FLIP-FLOP SR 

    Flip Flop SR adalah flip flop yang paling umum digunakan dalam sistem digital. Dalam flip flop SR, ketika input yang disetel "S" benar, output Y akan tinggi, dan Y' akan rendah. Hal ini diperlukan bahwa pengkabelan rangkaian dipertahankan ketika output ditetapkan. Kita kondisikan sampai input set atau reset menjadi tinggi, atau daya dimatikan.

1. Tabel kebenaran S-R:

S	R	Y	Y’
0	0	0	1
0	1	0	1
1	0	1	0
1	1	∞	∞

     Flip flop SR adalah perangkat bistable memori 1-bit yang memiliki dua input, yaitu, SET dan RESET. Input SET 'S' mengatur perangkat atau menghasilkan output 1, dan input RESET 'R' mengatur ulang perangkat atau menghasilkan output 0. Input SET dan RESET diberi label masingmasing sebagai     S dan R. Flip flop SR adalah singkatan dari flip flop "Set-Reset". Input reset digunakan untuk mengembalikan flip flop ke keadaan semula dari keadaan saat ini dengan output 'Q'. Output ini tergantung pada kondisi set dan reset, baik pada level logika "0" atau "1". 

2. Flip-Flop Gerbang NAND SR 

    Flip flop SR gerbang NAND adalah flip flop dasar yang memberikan umpan balik dari kedua outputnya kembali ke input yang berlawanan. Rangkaian ini digunakan untuk menyimpan bit data tunggal di rangkaian memori. Jadi, flip flop SR memiliki tiga input, yaitu, 'S' dan 'R', dan output saat ini 'Q'. Output 'Q' ini terkait dengan riwayat atau status saat ini.

    Kita dapat mengimplementasikan flip flop set-reset dengan menghubungkan dua gerbang NAND 2-input cross-coupled bersama-sama. Dalam rangkaian flip flop SR, dari setiap output ke salah satu input gerbang NAND lainnya, umpan balik terhubung. Jadi, perangkat memiliki dua input, yaitu Set 'S' dan Reset 'R' dengan dua output Q dan Q' masingmasing.

3. Keadaan yang Ditetapkan

    ketika input R diset false atau 0 dan input S diset true atau 1, gerbang NAND Y memiliki input 0, yang akan menghasilkan output Q' 1. Nilai Q' adalah memutar ke gerbang NAND 'X' sebagai input 'A', dan sekarang kedua input gerbang NAND 'X' adalah 1(S=A=1), yang akan menghasilkan output 'Q' 0. Sekarang, jika input R diubah menjadi 1 dengan 'S' tersisa 1, input gerbang NAND 'Y' adalah R=1 dan B=0. Di sini salah satu inputnya juga 0, sehingga output Q' adalah 1. Jadi, rangkaian flip-flop diset atau di-latched dengan Q=0 dan Q'=1.

C. FLIP-FLOP JK 

    Flip Flop JK digunakan untuk menghilangkan kelemahan flip flop SR, yaitu keadaan tidak terdefinisi. Flip flop JK dibentuk dengan melakukan modifikasi pada flip flop SR. Flip flop SR ditingkatkan untuk membangun flip flop JK. Ketika input S dan R disetel ke true, flip flop SR memberikan hasil yang tidak akurat. Tetapi dalam kasus JK flip flop, ia memberikan output yang benar.

    Pada flip flop JK, jika kedua inputnya berbeda, nilai J pada tepi clock berikutnya diambil oleh output Y. Jika kedua inputnya rendah, maka tidak terjadi perubahan, dan jika tinggi pada tepi clock, kemudian dari satu state ke state lainnya, output akan di-toggle. JK Flip Flop adalah Set atau Reset Flip flop dalam sistem digital.

Master-Slave Flip Flop JK 

    Dalam "JK Flip Flop", ketika input dan CLK diatur ke 1 untuk waktu yang lama, maka output Q beralih hingga CLK adalah 1. Dengan demikian, dihasilkan output yang tidak pasti atau tidak dapat diandalkan. Masalah ini disebut sebagai kondisi race-round di JK flip-flop dan dihindari dengan memastikan bahwa CLK disetel ke 1 hanya untuk waktu yang sangat singkat.

Tabel kebenaran Flip Flop JK

J	K	Y	Y’
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	1
0	1	1	0
1	0	1	1
1	1	1	0

 

Flip Flop Master-Budak JK 

    Ketika pulsa clock diset ke 1, output dari master flip flop akan menjadi satu sampai input clock tetap 0. Ketika pulsa clock menjadi high kembali, maka output master adalah 0, yang akan di set menjadi 1 saat clock menjadi satu lagi.

    Flip flop master beroperasi ketika pulsa clock adalah 1. Keluaran slave tetap 0 sampai jam tidak disetel ke 0 karena flip flop slave tidak beroperasi.

    Flip flop slave beroperasi ketika pulsa clock adalah 0. Output dari master tetap satu sampai clock tidak disetel ke 0 lagi. Toggling terjadi selama seluruh proses karena output berubah sekali dalam siklus.

D. D FLIP FLOP 

    D flip flop adalah flip flop yang banyak digunakan dalam sistem digital. Flip flop D banyak digunakan dalam shift-register, counter, dan sinkronisasi input.

Tabel kebenaran D Flip Flop

Clock	D	Y	Y’
↓ ›› 0	0	0	1
↑ ›› 1	0	0	1
↓ ›› 0	1	0	1
↑ ›› 1	1	1	0

    Kita tahu bahwa SR flip-flop membutuhkan dua input, yaitu, satu untuk "SET" output dan satu lagi untuk "RESET" output. Dengan menggunakan inverter, kita dapat mengatur dan mengatur ulang output hanya dengan satu input karena sekarang kedua sinyal input saling melengkapi. Di SR flip flop, ketika kedua inputnya 0, keadaan itu tidak mungkin lagi. Ini adalah ambiguitas yang dihilangkan oleh komplemen di D-flip flop.

    Dalam D flip flop, input tunggal "D" disebut sebagai input "Data". Ketika input data diatur ke 1, flip flop akan diatur, dan ketika diatur ke 0, flip flop akan berubah dan menjadi reset. Namun, ini akan sia-sia karena output dari flip flop akan selalu berubah pada setiap pulsa yang diterapkan pada input data ini.

    Input "CLOCK" atau "ENABLE" digunakan untuk menghindari hal ini karena mengisolasi input data dari rangkaian penguncian flip flop. Ketika input clock disetel ke true, kondisi input D hanya disalin ke output Q. Ini membentuk dasar perangkat sekuensial lain yang disebut D Flip Flop.

E. T FLIP FLOP 

    Sama seperti JK flip-flop, T flip-flop digunakan. Tidak seperti flip flop JK, pada flip flop T, hanya ada input tunggal dengan input clock. Flip flop T dibangun dengan menghubungkan kedua input JK flip flop bersama-sama sebagai input tunggal.Flip-flop T juga dikenal sebagai Toggle flip-flop. Flip-flop T ini dapat menemukan komplemen dari keadaannya.

Tabel kebenaran T Flip Flop

T	Y	Y(t+1)
0	0	0
1	0	1
0	1	1
1	1	0

     T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga sering disebut juga dengan Single J-K FlipFlop. Berikut ini adalah diagram logika T flip-flop.

    Dalam T flip flop, "T" mendefinisikan istilah "Toggle". Di SR Flip Flop, kami hanya menyediakan satu input yang disebut input "Toggle" atau "Trigger" untuk menghindari terjadinya keadaan perantara. Sekarang, flipflop ini berfungsi sebagai sakelar Toggle. Keadaan keluaran berikutnya diubah dengan komplemen dari keluaran keadaan sekarang. Proses ini dikenal sebagai "Toggling"'.

    Kita dapat membuat "T Flip Flop" dengan membuat perubahan pada "JK Flip Flop". "T Flip Flop" hanya memiliki satu input, yang dibangun dengan menghubungkan input JK flip-flop. Masukan tunggal ini disebut T. Dengan kata sederhana, kita dapat membuat "T Flip Flop" dengan mengubah "JK Flip Flop". Terkadang "T Flip Flop" disebut sebagai input tunggal "JK Flip Flop". 

Konstruksi 

    "T Flip Flop" dirancang dengan melewatkan output gerbang AND sebagai input ke gerbang NOR dari "SR Flip Flop". Input dari gerbang "AND", status keluaran saat ini Q, dan komplemennya Q' dikirim kembali ke setiap gerbang AND. Input toggle dilewatkan ke gerbang AND sebagai input. Gerbang ini terhubung ke sinyal Clock (CLK). Dalam "T Flip Flop", rangkaian pulsa pemicu sempit dilewatkan sebagai input sakelar, yang mengubah status keluaran flip flop.

Tabel kebenaran T Flip Flop

	Previous		Next
T	Q	Q’	Q	Q’
0	0	1	0	1
0	1	0	1	0
1	0	1	1	0
1	1	0	0	1

    Gerbang NAND atas diaktifkan, dan gerbang NAND bawah dinonaktifkan ketika output Q To diatur ke 0. membuat flip flop dalam "status set (Q = 1)", pemicu melewati input S di flip flop. Gerbang NAND atas dinonaktifkan, dan gerbang NAND bawah diaktifkan ketika output Q diatur ke 1. Pemicu melewati input R di flip flop untuk membuat flip flop dalam keadaan reset (Q = 0).

Pengoperasian T-Flip Flop

    Keadaan selanjutnya dari flip flop T serupa dengan keadaan saat ini ketika input T disetel ke false atau 0.

Jika input toggle diatur ke 0 dan status saat ini juga 0, status selanjutnya adalah 0.

Jika input toggle diatur ke 0 dan status saat ini adalah 1, status selanjutnya adalah 1. 

Keadaan flip flop selanjutnya berlawanan dengan keadaan saat ini ketika input sakelar diatur ke 1. 

Jika input toggle diatur ke 1 dan status saat ini adalah 0, status selanjutnya adalah 1. 

Jika input toggle diatur ke 1 dan status saat ini adalah 1, status berikutnya adalah 0.

F. WORKING 

    T flip – flop adalah perangkat yang dipicu oleh tepi, yaitu rendah ke tinggi atau tinggi ke transisi rendah pada sinyal clock masukan akan menyebabkan perubahan pada keadaan keluaran flip – flop. Misalnya, pertimbangkan flip – flop T yang terbuat dari kait NAND SR seperti yang ditunjukkan di bawah.

G. APPLICATIONS 

   Sekarang mari kita lihat beberapa aplikasi penting dari T flip-flop. 

1-Frekuensi Rangkaian Pembagian 

2 – Register Beban Paralel Bit